トライレベルキャッシュとは、米国AMD社が1999年2月発表したCPU、K6-IIIで採りいれられたキャッシュ構造。

K6-IIIは、1次キャッシュに加えて2次キャッシュもCPUのシリコンチップに内蔵するため、マザーボード上の従来の2次キャッシュは3次キャッシュとして機能するようになります。この3段階のキャッシュを総称してトライレベルキャッシュと言います。